CLIPPEDIMAGE= JP363107128A

PAT-NO: JP363107128A

DOCUMENT-IDENTIFIER: JP 63107128 A

TITLE: CHIP CARRIER

PUBN-DATE: May 12, 1988

INVENTOR-INFORMATION:

NAME

NITTA, MITSURU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP N/A

APPL-NO: JP61251869

APPL-DATE: October 24, 1986

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 326/101

ABSTRACT:

PURPOSE: To eliminate distortion and reflection in waveforms and to obtain a high speed logic circuit without signal delay and malfunction, by matching the connecting electrode of a chip carrier with specified characteristic impedance, and matching and terminating the input terminal of the electrode with a terminating resistor formed with a through hole.

19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭63-107128

⑤Int Cl.⁴

識別記号

庁内整理番号

匈公開 昭和63年(1988)5月12日

H 01 L 21/60

6918-5F

審査請求 未請求 発明の数 1 (全3頁)

の発明の名称

チップキャリア

②特 願 昭61-251869

砂発 明 者 新 田

满 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

注社 東京都港区芝5丁目33番1号

20代 理 人 弁理士 山内 梅雄

明をおいき

1. 発明の名称

チップキャリア

2. 特許請求の範囲

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体集積回路、特に超高速論理素子を搭載するためのチップキャリアに関する。

〔従来の技術〕

半導体集積回路は一般に、チップキャリアに搭載して密閉され、各種外部回路に実装される。このチップキャリアには、外部回路との電気接続に必要な外部電極が取り付けられている。

[発明が解決しようとする問題点]

ところが、半導体集積回路技術の発達、並びに G a A s (ガリウムヒ素)等の新素子の開発によ り、最近の論理素子は超高速化されてきている。 従って、従来の半導体集積回路に用いられていた ような、比較的遅いスイッチング速度の論理回路 の場合には問題とならなかった、チップキャリア の浮遊インダクタンスやキャパシタンスが問題と なってきている。

本発明は、以上の点に着目してなされたもので、 周辺回路とのインピーダンスの整合性の良いチッ プキャリアを提供することを目的とするものである。

[問題点を解決するための手段]

(作用)

本発明においては、チップキャリアの基板に、接続電極と電気的に絶縁されて設けられ、その接続電極との間に所定の特性インピーダンスを形成

するグランド層を設けたので、チップキャリア内 の信号伝送線路のインピーダンス整合を行うこと ができる。

さらに、上記接続電極と上記グランド層との間に挿入され、上記特性インピーダンスに整合する抵抗値を持つスルーホールを設けたので、 基板を大型化することなく信号伝送線路の整合終端を実現することができる。

〔実施例〕

次に、本発明について図面を参照して説明する。 第1図は、本発明のチップキャリアの一実施例 を示す部分断面図で第2図はその外観斜視図である。

本発明のチップキャリアは、第2図に示すように、基板1上に半導体集敬回路チップを搭載して 気密封止したものである。この基板1の側面には、 多数の凹溝が形成され、外部回路との接続を行う 外部電極2が設けられている。また、基板1の上 面には、半導体集積回路チップを気密に覆う蓋3 が取り付けられている。 さて、第1図の断面図に示すように、基板1は 多層構造とされ、中央の凹部に半導体集積回路チップ4が接着固定されている。

基板1の周縁部において、その最上層5は、蓋 3を接着固定するための上部絶縁層で、その下側 に、接続電極6と、中間拖縁層7と、グランド層 8と、底部絶縁層 9 が順に設けられている。外部 電極2は、この基板1の側面から下面に回り込む ように形成された導電体層からなり、これから半 導体集積回路チップ 4 に向かって、接続電極 6 が 延長されている。接続電極6の一端は、ポンディ ングワイヤ10によって、半導体集積回路チップ 4 の端子電極11と接続されている。グランド層 8は、中間絶縁層7と底部絶縁層9との間に形成 された導体層である。このグランド層8と接続電 極らとの間には、これによって、実装される外部 回路と整合する所定の特性インピーダンスが形成 されている。そこで、所定の厚さの中間絶縁層で が設けられ、グランド層8の面積もこれに対応す るように、選定されている。

特開昭63-107128(3)

一方、このグランド層 8 は、スルーホール 1 2 を介して接続電極 6 と電気接続されている。このスルーホール 1 2 は、上記特性インピーダンに整合する抵抗値を有する抵抗体により形成されている。

以上の構成のチップキャリアの、外部電極 2 を、図示しない外部回路の配線基板上の回路パタンに電気接続すると、この外部回路の特性インピーダンスと、チップキャリアの接続電極 6 の特性インピーダンスが整合する。また、スルーホール 1 2 は、接続電極 6 を特性インピーダンスで終端する。このため、この部分でのインピーダンスミスマッチによる反射波の発生等が抑制される。

また、スルーホール 1 2 を設けておけば、終端 抵抗を外部回路に設ける必要はない。

なお、上記グランド層 8 は、上記絶縁層 5 の内部に埋設されていてもよいし、また、底部絶縁層 9 の下面に形成されていてもさしつかえない。 〔発明の効果〕

以上説明したように本発明は、チップキャリア

の接続電極を所定の特性インピーダンスに整合させ、さらに、スルーホールによって形成した終端抵抗で、その入力端子を整合終端したので、被形面や反射をなくし、信号遅延や誤動作をなくした超高速論理回路を実現できる効果がある。

また、スルーホールによる終端抵抗はスペース をとらず、外部回路の簡素化を図ることもできる。 4. 図面の簡単な説明

第1図は本発明のチップキャリアの要部断面図、第2図は本発明のチップキャリアの外観斜視図である。

1 … … 基板、 2 … … 外部電極、

3 … … 蓋、 4 … … 半導体集積回路チップ、

6 ……接続電極、8 ……グランド層、

10……ポンディングワイヤ、

11……端子電極、

12……スルーホール。

 出 頭 人
 日本電気株式会社

 代 理 人
 弁理士 山内 梅雄



